Xeon E5-2687W：最高のものをより良いものに置き換える
テクノロジーについて14年近く書いた後、私は常に最新のギアを手に入れ、この方法でテストし、私の情熱を共有する人々に自分の印象を伝えることを楽しんでいると言っても過言ではありません。
このサイトではゲーム指向のコンポーネントが最も注目を集めていますが、熱狂的なファンは、IT指向のハードウェアに興奮するだけでなく、それを助けることはできません。ゲームボックスにPhenomIIX6が入っているかもしれませんが、PugetSystemsが内蔵した水冷式クアッドオプテロンリグに興味を持った何百万人もの読者に加わった可能性は十分にあります。ともかく？
今日の話は私たちを同様の道へと導きます。すでにIntelCorei7-3960XでSandyBridge-EベースのCorei7-3000シリーズCPUのファミリー全体を評価しましたレビュー：SandyBridge-EとX79ExpressおよびIntelCorei7-3930KとCorei7-3820：Sandy Bridge-E 、安い。Intelは、これらすべてのデスクトップ指向プロセッサをある程度中立化したことを知っています。クライアントフレンドリーなクロックレートで特定の電力目標を達成するか、サーバーパーツをより簡単に区別するかどうかにかかわらず、確実なことはわかりません。
しかし、今では、シングル、デュアル、およびクアッドソケットサーバー用のXeonE5としてブランド化された完全なMontyにアクセスできます。
SandyBridgeに会う-EP
Intelは、同じシリコンを使用して、XeonE5sおよびCorei7-3000シリーズCPUを有効にします。ご存知のように、Corei7は6つのコアと15MBの共有L3でトップになります。ただし、ダイは実際には8つのコアと20MBの最終レベルのキャッシュをホストします。
この設計のモジュール性は、Intelの第2世代コアCPUで最初に導入されたのと同じリングバスの概念によって可能になります：1年以上前のSandy Bridge Review（より正確には、Xeon 7500はIntelのリングバスを備えた最初のCPUでしたが、テストしたことはありません彼ら）。コア、PCI Expressコントロール、QPIリンク、およびクアッドチャネルメモリコントローラーがあり、すべてリングの周りにストップがあります。各コアはL3キャッシュの2.5MBスライスに関連付けられているため、ダイの仕様を操作して、予測可能な方法でスケールアップおよびスケールダウンするパフォーマンスを備えた多数の派生製品を作成するのは比較的簡単です。
Core i7-3960Xのような製品の場合、Intelは2つのコアとそれぞれの2.5MBキャッシュスライスを単純に切り取った。しかし、L3はそれよりも具体的に微調整することもできます。いくつかのXeonE5モデルは2MB/コアであり、512KBのチャンクまでの粒度を示しています。
今日、Sandy Bridge-EP（効率的なパフォーマンスのため）を最も強力な形式でテストできます。XeonE5-2687W—ダイの物理コアの8つすべて、フル20 MBキャッシュ、ツインを誇る150Wワークステーション専用プロセッサ8 GT / s QPIリンク、40レーンのオンダイ第3世代PCIe、およびDDR3-1600対応のクアッドチャネルメモリコントローラー。32 nmで製造されたこの高度に統合されたSoCは、22.7億個のトランジスタで構成されており、434mm²のポートダイに搭載されています。
ターボブーストの最大周波数が3.8GHzであるため、Xeon E5-2687Wは、スレッド数の少ないアプリケーションで、3.9GHzに達するCorei7-3960Xよりも少し遅くなります。ただし、Xeonの2コアの利点のおかげで、3.1 GHzの基本周波数は、より多くの負荷のかかるワークロードで-3960Xの3.3GHzクロックと比べて遜色ありません。
Xeonにはより多くのキャッシュが含まれていますが、Corei7および他のほとんどのXeonE5モデルと同じ1コア対2.5MBの比率を維持しています。
シングルソケットCorei7s/ Xeon E5-1600sとIntelのマルチソケットプラットフォームのその他の注目すべき違いは、QPIの露出です。IntelがGulftownベースのプロセッサをSandyBridge-Eに置き換えると、同時に3ピースプラットフォーム（CPU、ノースブリッジ、サウスブリッジ）から2チップレイアウト（CPU、プラットフォームコントローラーハブ）に移行し、I/Oハブが不要になりました。 PCIExpress接続のホスティングを担当します。以前はQPIによって促進されていたプロセッサとノースブリッジ間のリンクが切断されました。PCIeがSandyBridge-Eに組み込まれているため、サウスブリッジコンポーネントは、PCIExpressのようなDirectMediaInterfaceを介してCPUに直接接続できます。したがって、QPIはSandyBridge-Eでは完全に非アクティブです。
ただし、マルチソケットシステムでは、プロセッサ間通信に引き続き必要です。SandyBridge-EPCPUは2つのQPIリンクを備えています。2S構成では、どちらもソケット間でデータをやり取りするために使用されます。4つのプロセッサが動作していると、それらはより多くの円を作成し、各チップを左右に接続します。Intelは差別化機能としてQPIデータレートをいじくり回しますが、Xeon5600は6.4GT / sで最高になり、リンクあたり25.6 GB / sを生成しますが、最高級のXeonE5sは8GT / sリンクをホストし、帯域幅を32に押し上げますリンクあたりGB/秒。明らかに、私たちのような2Sワークステーションでは、64 GB/sの総QPI帯域幅は非常に過剰です。しかし、フロントサイドバスベースのボトルネックの時代が終わったことを知ってうれしく思います。
コア数、最終レベルのキャッシュ、およびQPIを除けば、SandyBridge-EPはSandyBridge-Eとアーキテクチャ的に類似しています。AVXサポート、AES-NI、第2世代ターボブースト、ハイパースレッディング-これらの使い慣れた機能がすべて含まれています。
その他の注意点は、Sandy Bridge-EPのクアッドチャネルメモリコントローラーがミラーリング、単一デバイスのデータ修正、およびロックステップをサポートしていることだけです。3つすべてがXeon5500/5600からも入手可能でしたが、トリプルチャネルメモリコントローラーの配置全体で妥協が必要でした。これで、2つのチャネルをミラーリングして、それぞれの障害から回復できます。素敵な丸い数字をお届けします。
