Intel의 14nm 노드와 Broadwell 코어
Intel이 프로세서를 업데이트하기 위해 취하는 단계는 문서화되어 있으며 CPU 업계를 따르는 모든 사람에게 오래된 모자입니다. 회사의 “tick-tock” 전략이라고 하며, 여기서 틱은 더 작은 다이에 더 많은 트랜지스터를 압축할 수 있는 노드 축소를 나타내고 톡은 중요한 아키텍처 업데이트를 나타냅니다. 이것은 대략 1년 반의 주기로 반복됩니다. 작년의 22nm Haswell 프로세서는 인기가 많았으므로 다음 틱에 빠르게 접근하고 있습니다. 본질적으로 Haswell 다이는 14nm로 축소되며 이 틱은 Broadwell로 알려져 있습니다.
이미 이에 대해 잘 알고 계시다면 이전 세대 제품과 비교하여 더 작은 프로세서, 더 낮은 전력 사용량, 더 높은 와트당 성능 및 유사한 전체 성능과 같은 Intel의 틱에서 기대하는 바를 이미 알고 있을 것입니다. 이러한 기대는 지난 몇 세대 제품에 대한 회사의 일관성을 강조하는 것만큼 성취를 얕잡아봐서는 안 됩니다. 놀라운 점은 이러한 발전으로 인해 TDP가 9mm 미만인 팬 없는 인클로저를 사용할 수 있을 정도로 낮은 Haswell-Y 프로세서가 생성되었다는 것입니다. Intel의 Core 브랜드가 이전에 한 번도 도전한 적이 없는 분야입니다. 그러나 나중에 더 자세히 알아보기 위해 쇼의 주인공인 Intel의 새로운 14nm 공정 노드와 함께 분석을 시작하겠습니다.
14nm 노드: 2세대 FinFET
프로세스 노드의 숫자 지정이 특정 치수(예: 22nm 노드 또는 14nm 노드)를 참조한다고 가정하는 것이 합리적으로 보일 수 있습니다. 측정값이 트랜지스터(일반적으로 게이트)의 가장 작은 부분에 해당하는 초기 세대의 경우였지만 이 관계는 더 이상 현대 명명법에 존재하지 않습니다.
오늘날의 노드는 이전 세대 노드와 관련된 평균 물리적 규모를 나타내도록 설계된 이론적 표현을 따서 명명되었습니다. 예를 들어 Intel의 22nm와 14nm 노드를 비교하면 트랜지스터 핀 피치(핀 사이의 공간)가 60nm에서 42nm로, 트랜지스터 게이트 피치(인접 게이트의 가장자리 사이의 공간)가 90nm에서 90nm로 감소한 것을 알 수 있습니다. 70nm, 인터커넥트 피치(상호연결층 사이의 최소 공간)가 80nm에서 52nm로 변경되었습니다. 22nm 노드에서 108제곱 나노미터 면적을 차지하는 SRAM 메모리 셀은 14nm 노드에서 59nm2로 축소됩니다.
이러한 치수의 범위는 0.70x(트랜지스터 핀 피치 크기)에서 0.54x(SRAM 메모리 셀 영역 크기 조정)까지입니다. 숫자 22에 0.64x를 곱하면 약 14가 되므로 Intel이 14nm 프로세스 노드에 적절한 숫자 지정을 할당했다고 말하는 것이 타당할 것입니다. 실제로 Broadwell-Y 다이는 Haswell-Y 다이보다 면적이 약 63% 적습니다.
Intel의 22nm 노드는 회사의 1세대 FinFET(Tri-Gate라고도 함) 트랜지스터 설계입니다. 새로운 14nm 공정은 Intel의 2세대 FinFET을 나타내며, 향상된 밀도를 위해 더 조밀한 핀 피치를 제공합니다. 이것을 더 크고 더 얇은 핀과 결합하면 더 높은 구동 전류와 더 나은 트랜지스터 성능을 얻을 수 있습니다. 트랜지스터당 핀 수가 3개에서 2개로 줄어들어 밀도가 향상되고 커패시턴스가 낮아집니다.
Intel의 경쟁업체는 현재 MOSFET에서 FinFET 트랜지스터 설계로 전환하고 있지만 회사는 논리 영역 확장과 관련하여 경쟁력이 있다고 주장합니다. TSMC와 IBM 얼라이언스에서 발표된 정보를 기반으로 하고 스케일링 공식(게이트 피치 x 메탈 피치)을 사용하여 Intel은 TSMC의 곧 출시될 16nm 노드가 20nm에 비해 논리 영역 확장 개선을 가져오지 않으며 다음 두 제품 동안 경쟁이 크게 뒤처질 것이라고 주장합니다. 세대. 물론 이 공식은 하나의 메트릭일 뿐이지만 내년에 구현되면 TSMC의 16nm 노드가 어떻게 작동할지 궁금합니다. 우리는 또한 물리학 법칙이 10nm 아래에서 극복할 수 없는 장벽이 되지 않을지 궁금해해야 하며, 이는 경쟁업체가 Intel을 따라잡을 수 있는 시간을 줄 수 있습니다. 그러고 보니 무어’
수익률에 대해 빠르게 알아보겠습니다. 이 주제와 관련하여 완전히 투명한 반도체 회사는 없지만 인텔은 몇 가지 간단한 정보를 공유했습니다. 일반적으로 Intel은 자사의 22nm 공정이 지난 몇 세대 노드 중 가장 높은 수율을 생산하며 14nm Broadwell SoC 수율이 건강한 범위에 있으며 낙관적인 방향으로 가고 있다고 말했습니다. 첫 번째 제품은 인증을 받았으며 현재 대량 생산 중이며 2014년 말에 출시될 예정입니다.
이 모든 것의 요점은 누설, 전력 사용량 및 트랜지스터당 비용이 감소하는 동시에 이전 세대 노드에 비해 성능과 와트당 성능이 모두 향상된다는 것입니다. 우리가 말했듯이 이것은 놀라운 일이 아니지만 특히 새로운 사용 모델을 가능하게 하는 경우 항상 환영하는 변화입니다. 이는 인텔이 14nm 노드에서 출하할 실제 제품을 고려할 때 작용합니다. 그 제품 중 하나는 Intel이 가장 세부적으로 공유한 차세대 모바일 칩인 Broadwell-Y입니다. 이에 대해서는 다음 페이지에서 자세히 다루겠지만 먼저 모든 Broadwell 기반 프로세서에서 활용될 일반적인 아키텍처 개선 사항을 살펴보겠습니다.
브로드웰 컨버지드 코어
Intel은 Broadwell이 Haswell보다 최소 5%의 IPC 증가를 자랑한다고 주장합니다. 이것은 사소한 차이점이지만 이것이 새로운 아키텍처 틱이 아니라 프로세스 개선 틱임을 고려하면 그리 놀라운 일은 아닙니다.
따라서 개선 사항은 대부분 기존 자원을 재설계하는 것이 아니라 강화한 결과입니다. 14nm 노드 밀도 개선은 Intel이 트랜지스터를 추가할 수 있는 더 많은 공간을 허용할 만큼 충분히 성공적이었습니다. 그래서 그들은 그렇게 했습니다: 더 큰 비순차 스케줄러(Intel은 크기 차이를 지정하지 않음)는 더 빠른 Store-to-Load 포워딩을 가져옵니다. L2 TLB(Translation Lookaside Buffer)가 1k에서 1.5k 항목으로 증가했으며 L2의 새로운 1GB/16 항목 페이지가 추가되었습니다. 두 번째 TLB 페이지 미스 핸들러가 추가되어 페이지 워크가 이제 병렬로 수행될 수 있습니다.
부동 소수점 승수는 Haswell이 완료하는 데 5주기가 걸리는 것을 3클록 주기로 달성할 수 있어 훨씬 더 효율적입니다. 또한 Broadwell에는 radix-1,024 구분선이 있으며 벡터 수집 작업을 수행하는 데 더 빠릅니다. 인텔은 또한 분기 예측 및 수익이 개선되었다고 주장합니다.
이러한 일반 영역 외에도 일부 특정 기능이 대상이 되었습니다. 암호화 가속 지침이 개선되고 가상화 왕복이 더 빨라집니다. 물론 전력 사용량 절감은 인텔의 최우선 순위이며, 회사는 최소한의 전력 비용으로 성능을 추가하는 기능에만 트랜지스터를 썼다고 주장한다. 다음 페이지에서는 Intel이 Broadwell에서 구현한 전력 게이팅 및 효율성 최적화에 대해 자세히 알아볼 것입니다.
