Skip to content

介绍 Intel 的 14nm 节点和 Broadwell 处理器

    1651883942

    英特尔的 14 纳米节点和 Broadwell 核心

    英特尔更新其处理器的步骤有据可查,对任何关注 CPU 行业的人来说都是老生常谈。它被称为公司的“tick-tock”策略,其中的tick代表节点缩小,可以将更多晶体管挤入更小的芯片中,然后是表示重大架构更新的tock。这会以大约一年半的周期重复。去年的 22nm Haswell 处理器很受欢迎,所以我们正在快速接近下一个周期:本质上是一个 Haswell 芯片缩小到 14nm,这个周期被称为 Broadwell。

    如果您已经熟悉这一点,那么您已经知道我们对英特尔的期望:更小的处理器、更低的功耗、更高的每瓦性能以及与上一代产品相比相似的整体性能。这种期望不应该像强调公司在过去几代产品中的一致性那样贬低这一成就。可能会让您感到惊讶的是,这一进展导致 Haswell-Y 处理器的 TDP 足够低,可以实现厚度小于 9 毫米的无风扇外壳。这是英特尔酷睿品牌从未涉足的领域。但稍后会详细介绍,让我们从节目中的明星开始我们的分析:英特尔新的 14nm 工艺节点。

    14nm 节点:第二代 FinFET

    假设工艺节点的数字名称指的是特定尺寸(即 22nm 节点或 14nm 节点)似乎是合理的。虽然在早期的情况下,测量对应于晶体管的最小部分(通常是栅极),但这种关系在现代命名法中不再存在。

    今天的节点以理论表示命名,旨在表明其相对于前一代节点的平均物理规模。例如,如果我们对比 Intel 的 22nm 和 14nm 节点,我们发现晶体管鳍片间距(鳍片之间的间距)从 60nm 减小到了 42nm,晶体管栅极间距(相邻栅极边缘之间的间距)从 90nm 变为70nm,互连间距(互连层之间的最小间距)已从 80nm 变为 52nm。在 22nm 节点上占用 108 平方纳米面积的 SRAM 存储单元在 14nm 节点上缩小到 59nm2。

    这些尺寸范围从 0.70 倍(晶体管鳍片间距尺寸)到 0.54 倍(SRAM 存储单元面积缩放)的比例因子。如果您将数字 22 乘以 0.64 倍,您最终会得到大约 14,因此可以说英特尔为其 14nm 工艺节点分配了适当的数字名称。事实上,Broadwell-Y 模具的面积比 Haswell-Y 模具小 63%。

    英特尔的 22nm 节点是该公司的第一代 FinFET(也称为 Tri-Gate)晶体管设计。新的 14nm 工艺代表了英特尔的第二代 FinFET,具有更紧密的鳍片间距以提高密度。将其与更高更薄的鳍片相结合,可产生更高的驱动电流和更好的晶体管性能。每个晶体管的鳍片数量从三个减少到两个,这也提高了密度,同时降低了电容。

    英特尔的竞争对手目前正在从 MOSFET 过渡到 FinFET 晶体管设计,但该公司声称它在逻辑面积扩展方面具有竞争优势。根据台积电和 IBM 联盟公布的信息,并使用缩放公式(栅极间距 x 金属间距),英特尔声称台积电即将推出的 16nm 节点不会产生超过 20nm 的逻辑面积缩放改进,并且竞争将在接下来的两个几代人。当然这个公式只是一个衡量标准,但它确实让我们很好奇台积电的 16nm 节点明年实施后的表现如何。我们还想知道,物理定律是否会成为 10nm 下不可逾越的障碍,这可能会给竞争对手一些时间赶上英特尔。话虽如此,摩尔’

    让我们快速谈谈收益率。在这个话题上,没有一家半导体公司是完全透明的,但英特尔确实分享了一些信息。总的来说,英特尔告诉我们,其 22nm 工艺产生了过去几代节点中最高的良率,而 14nm Broadwell SoC 良率处于健康范围内,并朝着乐观的方向发展。首批产品已通过认证,目前已投入量产,预计将于 2014 年底上市。

    所有这一切的重点是降低了泄漏、功耗和每个晶体管的成本,而与上一代节点相比,性能和每瓦性能都得到了提高。正如我们所说,这一切都不足为奇,但它始终是一个可喜的变化,特别是如果它启用了新的使用模型。当我们考虑英特尔将在 14nm 节点上发布的实际产品时,这就会发挥作用。其中一款产品是 Broadwell-Y,这是英特尔分享最多细节的下一代移动芯片。我们将在下一页详细讨论这一点,但让我们首先考虑将在所有基于 Broadwell 的处理器中利用的一般架构改进。

    Broadwell 融合核心

    英特尔声称,Broadwell 的 IPC 比 Haswell 至少提高了 5%。这是一个微小的差异,但考虑到这是一个流程改进而不是一个新的架构tock,这并不令人惊讶。

    因此,这些改进主要是加强现有资源的结果,而不是重新设计它们。14nm 节点密度的改进非常成功,足以让英特尔有更多的空间来添加晶体管,因此他们做到了:更大的乱序调度器(英特尔没有指定大小差异)导致更快的存储到加载转发。L2 Translation Lookaside Buffer (TLB) 已从 1k 增加到 1.5k 条目,并添加了新的 1GB/16 L2 条目页面。添加了第二个 TLB 页面未命中处理程序,以便现在可以并行执行页面遍历。

    浮点乘法器效率更高,现在能够在三个时钟周期内完成 Haswell 五个周期才能完成的工作。Broadwell 还有一个基数为 1,024 的除法器,据称在执行矢量收集操作时速度更快。英特尔还声称分支预测和回报得到了改善。

    除了这些一般领域外,还针对一些特定功能。加密加速指令得到改进,虚拟化往返速度更快。当然,降低功耗在英特尔的优先级列表中居高不下,该公司声称它只在以最低功耗成本增加性能的功能上花费了晶体管。在下一页,我们将详细了解英特尔在 Broadwell 中实施的一些电源门控和效率优化。

    0 0 votes
    Rating post
    Subscribe
    Notify of
    guest
    0 comments
    Inline Feedbacks
    View all comments
    0
    Would love your thoughts, please comment.x
    ()
    x