โหนด 14nm ของ Intel และ Broadwell Core
ขั้นตอนที่ Intel ใช้ในการอัปเดตโปรเซสเซอร์นั้นได้รับการบันทึกไว้อย่างดี และถือเป็นสิ่งที่ล้าสมัยสำหรับทุกคนที่ติดตามอุตสาหกรรม CPU มันถูกเรียกว่ากลยุทธ์ “ติ๊กต็อก” ของบริษัท โดยที่เครื่องหมายแสดงถึงการหดตัวของโหนดที่สามารถบีบทรานซิสเตอร์จำนวนมากขึ้นลงในไดย์ที่เล็กกว่า ตามด้วยท็อกที่บ่งชี้ถึงการปรับปรุงสถาปัตยกรรมที่สำคัญ สิ่งนี้จะเกิดขึ้นซ้ำในรอบหนึ่งปีครึ่ง โปรเซสเซอร์ Haswell ขนาด 22 นาโนเมตรของปีที่แล้วนั้นแย่มาก ดังนั้นเราจึงเข้าใกล้จุดถัดไปอย่างรวดเร็ว: โดยพื้นฐานแล้ว Haswell die หดตัวลงเหลือ 14nm ซึ่งเห็บนั้นเรียกว่า Broadwell
หากคุณคุ้นเคยกับสิ่งนี้แล้ว คุณรู้อยู่แล้วว่าเราคาดหวังอะไรจากการใช้งานของ Intel: โปรเซสเซอร์ที่เล็กกว่า การใช้พลังงานที่ต่ำกว่า ประสิทธิภาพต่อวัตต์ที่สูงขึ้น และประสิทธิภาพโดยรวมที่ใกล้เคียงกันเมื่อเทียบกับผลิตภัณฑ์รุ่นก่อน ความคาดหวังนั้นไม่ควรดูถูกความสำเร็จมากเท่ากับเน้นถึงความสอดคล้องของบริษัทในช่วงสองสามผลิตภัณฑ์ล่าสุด สิ่งที่อาจทำให้คุณประหลาดใจก็คือความก้าวหน้านี้ส่งผลให้โปรเซสเซอร์ Haswell-Y มีค่า TDP ต่ำพอที่จะทำให้กล่องหุ้มแบบไม่มีพัดลมมีความหนาน้อยกว่า 9 มม. นั่นเป็นเวทีที่แบรนด์ Core ของ Intel ไม่เคยลองมาก่อน แต่เพิ่มเติมในภายหลัง มาเริ่มการวิเคราะห์ของเรากับดาวแห่งการแสดง: โหนดกระบวนการ 14nm ใหม่ของ Intel
โหนด 14nm: FinFET รุ่นที่ 2
อาจดูสมเหตุสมผลที่จะสมมติว่าการกำหนดตัวเลขของโหนดกระบวนการหมายถึงมิติเฉพาะ (เช่นโหนด 22nm หรือโหนด 14nm) แม้ว่าจะเป็นกรณีนี้ในคนรุ่นก่อน ๆ ซึ่งการวัดนั้นสอดคล้องกับส่วนที่เล็กที่สุดของทรานซิสเตอร์ (โดยปกติคือเกต) ความสัมพันธ์นี้ไม่มีอยู่ในระบบการตั้งชื่อสมัยใหม่อีกต่อไป
โหนดของวันนี้ได้รับการตั้งชื่อตามการแสดงทางทฤษฎีที่ออกแบบมาเพื่อระบุมาตราส่วนทางกายภาพโดยเฉลี่ยที่สัมพันธ์กับโหนดรุ่นก่อนหน้า ตัวอย่างเช่น หากเราเปรียบเทียบโหนด 22nm กับ 14nm ของ Intel เราพบว่าระยะพิทช์ของทรานซิสเตอร์ (ช่องว่างระหว่างครีบ) ลดลงจาก 60nm เป็น 42nm ระยะห่างของทรานซิสเตอร์เกต (ช่องว่างระหว่างขอบของเกทที่อยู่ติดกัน) ลดลงจาก 90nm เป็น 70nm และระยะพิทช์เชื่อมต่อ (ช่องว่างขั้นต่ำระหว่างเลเยอร์ที่เชื่อมต่อถึงกัน) เปลี่ยนจาก 80nm เป็น 52nm เซลล์หน่วยความจำ SRAM ที่ใช้พื้นที่ 108 ตารางนาโนเมตรบนโหนด 22nm จะลดลงเหลือ 59nm2 บนโหนด 14nm
ขนาดเหล่านั้นมีตั้งแต่ปัจจัยการปรับขนาด 0.70x (ขนาดพิทช์ครีบทรานซิสเตอร์) ถึง 0.54x (การปรับขนาดพื้นที่เซลล์หน่วยความจำ SRAM) หากคุณนำตัวเลข 22 และคูณด้วย 0.64x คุณจะได้ 14 ดังนั้นจึงอาจยุติธรรมที่จะบอกว่า Intel ได้กำหนดการกำหนดตัวเลขที่เหมาะสมให้กับโหนดกระบวนการ 14nm อันที่จริง แม่พิมพ์ Broadwell-Y มีพื้นที่น้อยกว่าแม่พิมพ์ Haswell-Y ประมาณ 63%
โหนด 22nm ของ Intel คือการออกแบบทรานซิสเตอร์ FinFET (หรือที่เรียกว่า Tri-Gate) รุ่นแรกของบริษัท กระบวนการ 14nm ใหม่แสดงถึง FinFET เจเนอเรชันที่สองของ Intel พร้อมระยะพิทช์ที่แคบลงเพื่อความหนาแน่นที่ดีขึ้น เมื่อรวมกับครีบที่สูงและบางลงจะส่งผลให้กระแสไฟขับสูงขึ้นและประสิทธิภาพของทรานซิสเตอร์ดีขึ้น จำนวนครีบต่อทรานซิสเตอร์ลดลงจากสามเป็นสอง ซึ่งยังช่วยเพิ่มความหนาแน่นในขณะที่ลดความจุ
คู่แข่งของ Intel กำลังเปลี่ยนจากการออกแบบทรานซิสเตอร์ MOSFET ไปเป็น FinFET แต่บริษัทอ้างว่ามีความได้เปรียบในการแข่งขันเมื่อพูดถึงการปรับขนาดพื้นที่ลอจิก จากข้อมูลที่เผยแพร่จาก TSMC และพันธมิตรของ IBM และใช้สูตรการปรับขนาด (ระยะห่างของเกต x ระยะห่างของโลหะ) Intel อ้างว่าโหนด 16nm ที่กำลังจะมีขึ้นของ TSMC ไม่มีการปรับปรุงการปรับขนาดพื้นที่ลอจิกมากกว่า 20nm และการแข่งขันจะลดลงอย่างมากสำหรับสองถัดไป รุ่น แน่นอนว่าสูตรนี้เป็นเพียงเมตริกเดียวเท่านั้น แต่ทำให้เราอยากรู้ว่าโหนด 16nm ของ TSMC จะทำงานอย่างไรเมื่อมีการนำไปใช้ในปีหน้า นอกจากนี้เรายังต้องสงสัยด้วยว่ากฎของฟิสิกส์จะไม่กลายเป็นอุปสรรคที่ผ่านไม่ได้ภายใต้ 10nm หรือไม่ ซึ่งอาจให้เวลาคู่แข่งในการติดตาม Intel พูดแล้ว มัวร์’
มาสัมผัสผลตอบแทนกันอย่างรวดเร็ว ไม่มีบริษัทเซมิคอนดักเตอร์ใดที่โปร่งใสอย่างสมบูรณ์ในหัวข้อนี้ แต่ Intel ได้แบ่งปันเกร็ดเล็กเกร็ดน้อยของข้อมูล โดยทั่วไปแล้ว Intel บอกเราว่ากระบวนการ 22nm ของมันให้ผลตอบแทนสูงสุดจากรุ่นโหนดไม่กี่รุ่นที่ผ่านมา และผลผลิต Broadwell SoC 14nm นั้นอยู่ในช่วงที่ดีและมีแนวโน้มไปในทิศทางที่ดี ผลิตภัณฑ์แรกมีคุณสมบัติและกำลังอยู่ในปริมาณการผลิต โดยคาดว่าจะพร้อมจำหน่ายในช่วงปลายปี 2557
ประเด็นทั้งหมดนี้คือการรั่วไหล การใช้พลังงาน และต้นทุนต่อทรานซิสเตอร์ลดลง ในขณะที่ทั้งประสิทธิภาพและประสิทธิภาพต่อวัตต์เพิ่มขึ้นเมื่อเทียบกับโหนดรุ่นก่อน อย่างที่เราพูดไป ทั้งหมดนี้ไม่ใช่เรื่องน่าประหลาดใจ แต่เป็นการเปลี่ยนแปลงที่น่ายินดีเสมอ โดยเฉพาะอย่างยิ่งหากเปิดใช้งานรูปแบบการใช้งานใหม่ ที่มีผลบังคับใช้เมื่อเราพิจารณาผลิตภัณฑ์จริงที่ Intel จะจัดส่งบนโหนด 14nm หนึ่งในผลิตภัณฑ์เหล่านั้นคือ Broadwell-Y ซึ่งเป็นชิปพกพารุ่นต่อไปที่ Intel แบ่งปันรายละเอียดมากที่สุด เราจะพูดถึงเรื่องนี้มากขึ้นในหน้าถัดไป แต่ให้พิจารณาการปรับปรุงสถาปัตยกรรมทั่วไปที่จะนำไปใช้ในโปรเซสเซอร์ที่ใช้ Broadwell ทั้งหมดก่อน
Broadwell Converged Core
Intel อ้างว่า Broadwell มี IPC เพิ่มขึ้นอย่างน้อย 5% เมื่อเทียบกับ Haswell นั่นเป็นข้อแตกต่างเล็กน้อย แต่ก็ไม่น่าแปลกใจนักเมื่อพิจารณาว่านี่เป็นข้อบ่งชี้ในการปรับปรุงกระบวนการและไม่ใช่สถาปัตยกรรมใหม่
ด้วยเหตุนี้ การปรับปรุงส่วนใหญ่เป็นผลมาจากการเพิ่มทรัพยากรที่มีอยู่ ไม่ใช่การปรับโครงสร้างใหม่ การปรับปรุงความหนาแน่นของโหนด 14nm ประสบความสำเร็จพอที่จะทำให้ Intel มีพื้นที่มากขึ้นในการเพิ่มทรานซิสเตอร์ ดังนั้นพวกเขาจึงทำได้: ตัวจัดกำหนดการที่ไม่อยู่ในลำดับที่ใหญ่ขึ้น (Intel ไม่ได้ระบุความแตกต่างของขนาด) ส่งผลให้การส่งต่อแบบสโตร์ต่อโหลดเร็วขึ้น L2 Translation Lookaside Buffer (TLB) ได้เพิ่มขึ้นจาก 1k เป็น 1.5k รายการ และหน้ารายการ 1GB/16 ใหม่ของ L2 ถูกเพิ่มเข้ามา มีการเพิ่มตัวจัดการหน้าพลาดของ TLB ตัวที่สองเพื่อให้สามารถดำเนินการสำรวจหน้าพร้อมกันได้
ตัวคูณจุดลอยตัวนั้นมีประสิทธิภาพมากกว่ามาก ตอนนี้สามารถทำได้ในสามรอบสัญญาณนาฬิกา ซึ่งใช้เวลาห้ารอบของ Haswell ให้เสร็จ Broadwell ยังมีตัวแบ่งฐาน 1,024 และอ้างว่าเร็วกว่าในการดำเนินการรวบรวมเวกเตอร์ Intel ยังยืนยันว่าการคาดคะเนและผลตอบแทนของสาขาได้รับการปรับปรุง
นอกเหนือจากพื้นที่ทั่วไปเหล่านี้แล้ว ยังมีการกำหนดเป้าหมายการทำงานเฉพาะบางอย่างอีกด้วย คำแนะนำในการเร่งความเร็วการเข้ารหัสได้รับการปรับปรุง และการไปกลับการจำลองเสมือนนั้นเร็วขึ้น แน่นอนว่าการลดการใช้พลังงานนั้นอยู่ในลำดับความสำคัญสูงของ Intel และบริษัทอ้างว่าใช้ทรานซิสเตอร์ไปกับคุณสมบัติที่เพิ่มประสิทธิภาพด้วยต้นทุนพลังงานที่น้อยที่สุดเท่านั้น ในหน้าถัดไป เราจะเรียนรู้เพิ่มเติมเกี่ยวกับ power gating และการปรับแต่งประสิทธิภาพที่ Intel ใช้ใน Broadwell
