Apresentando o Intel Xeon Phi
A Intel está de olho em supercomputadores capazes de desempenho de classe exaFLOP até 2020. Para colocar isso em perspectiva, estávamos olhando para sistemas com capacidade teraFLOP em meados da década de 1990. E os supercomputadores mais rápidos de hoje estão na casa das dezenas de petaFLOPS. Alcançar um exaFLOPS requer uma aceleração de 1000x em comparação com uma máquina de um petaFLOPS. Esse é um número incrivelmente grande.
Chegar lá, sem dúvida, exigirá aceleradores, como a Intel os chama. A AMD e a Nvidia se contentam em creditar suas GPUs pelo súbito aumento no desempenho de ponto flutuante exercido pelos supercomputadores mais rápidos de hoje. Mas todas as partes concordarão que o futuro deste espaço não pertence exclusivamente aos Xeons ou Opterons. A maioria dos analistas espera uma mistura de recursos de computação dessas grandes CPUs para núcleos menores e mais especializados.
Hoje, em um esforço para enfrentar a vantagem que os dois fornecedores de GPU já têm nesse espaço e para atender à crescente demanda por desempenho de computação, a Intel está lançando seu Xeon Phi Coprocessor 5110P e anunciando o Xeon Phi Coprocessor 3100-series, que será lançado em 2013.
Em essência, o Xeon Phi usa 60 (pelo menos no anunciado SKU 5110P) x86 núcleos com grandes unidades vetoriais de 512 bits, executa-os em mais de 1 GHz e produz mais de 1 teraFLOPS de desempenho de precisão dupla em um slot duplo Placa PCI Express com uma distribuição Linux personalizada. Esse mesmo Xeon Phi 5110P inclui 8 GB de memória GDDR5, embora a Intel planeje armar as placas da série 3100 com 6 GB. Para ter certeza, os núcleos não são projetados para lidar com as cargas de trabalho de uso geral que você enfrentaria com um processador Core de terceira geração ou mesmo Atom. Em vez disso, eles se destacam em tarefas paralelizadas capazes de alavancar esses muitos núcleos para maior efeito.
Por que você precisa de um cartão acelerador como o Phi? Modelagem meteorológica, imagens médicas, exploração de energia, simulação, análise financeira, criação de conteúdo e fabricação são todos os campos que atualmente utilizam hardware da AMD e Nvidia para seu poder de computação. A Intel está simplesmente tentando fazer a mesma coisa com um produto que não requer codificação em CUDA ou OpenCL. Em vez disso, os ISVs podem otimizar para Phi usando C, C++ e Fortran, com adições específicas ao código que acomodam e utilizam o acelerador.
É claro que chegar aqui não foi tarefa fácil, e muitos entusiastas reconhecerão o nome da unidade de negócios Larrabee, que surgiu em 2005. Em 2004, a Intel embarcou em um projeto de vários anos depois de ver que as taxas de clock não podiam escala indefinidamente devido a restrições de material (processo) e energia. O Larrabee levou anos para ser feito, alimentando-nos com um fluxo de manchetes promissoras e embaraçosas ao longo de seu desenvolvimento.
Os marcos na linha do tempo da Intel foram todos recebidos com grande interesse, pois a empresa evangelizou um conceito de muitos núcleos integrados que era diferente do que sua concorrência estava fazendo. Claro, quando se soube que o Larrabee teria um desempenho inferior aos processadores gráficos existentes da AMD e Nvidia, a Intel cancelou seu plano de introduzir uma placa gráfica própria e, em vez disso, concentrou-se nos recursos de computação de alto desempenho da arquitetura. Como veremos, exemplos de pré-produção do hardware já fazem parte do projeto Top500.
Como parte do lançamento do Xeon Phi, a Intel levou membros da imprensa ao Texas Advanced Computing Center para ver o supercomputador Stampede, que emprega o Xeon Phi. É claro que conseguimos tirar algumas fotos de um dos sistemas de computação mais rápidos do mundo durante a viagem. Mas antes que possamos entender a abordagem da Intel ao HPC, precisamos entender o Larrabee. Então, vamos dar um breve passo para trás no tempo.
