इंटेल का 14nm नोड और ब्रॉडवेल कोर
इंटेल अपने प्रोसेसर को अपडेट करने के लिए जो कदम उठाता है वह अच्छी तरह से प्रलेखित है, और सीपीयू उद्योग का अनुसरण करने वाले किसी भी व्यक्ति के लिए पुरानी टोपी है। इसे कंपनी की “टिक-टॉक” रणनीति के रूप में जाना जाता है, जहां टिक एक नोड सिकुड़न का प्रतिनिधित्व करता है जो एक छोटे से मरने में अधिक ट्रांजिस्टर को निचोड़ सकता है, इसके बाद एक महत्वपूर्ण आर्किटेक्चर अपडेट इंगित करता है। यह लगभग डेढ़ साल के चक्र में खुद को दोहराता है। पिछले साल का 22nm हैसवेल प्रोसेसर एक टॉक था, इसलिए हम तेजी से अगले टिक के करीब पहुंच रहे हैं: अनिवार्य रूप से एक हैसवेल डाई 14nm तक सिकुड़ जाता है, उस टिक को ब्रॉडवेल के रूप में जाना जाता है।
यदि आप पहले से ही इससे परिचित हैं, तो आप पहले से ही जानते हैं कि हम इंटेल के टिक्स से क्या उम्मीद करते हैं: छोटे प्रोसेसर, कम बिजली का उपयोग, प्रति वाट उच्च प्रदर्शन, और पिछली पीढ़ी के उत्पाद की तुलना में समान समग्र प्रदर्शन। पिछली कुछ उत्पाद पीढ़ियों में कंपनी की निरंतरता को उजागर करने के रूप में उस अपेक्षा को उपलब्धि को कम नहीं करना चाहिए। आपको जो आश्चर्य हो सकता है वह यह है कि इस प्रगति के परिणामस्वरूप एक हैसवेल-वाई प्रोसेसर का टीडीपी कम है, जो 9 मिलीमीटर से कम मोटी फैनलेस बाड़ों को सक्षम करने के लिए पर्याप्त है। यह एक ऐसा क्षेत्र है जिसमें इंटेल के कोर ब्रांड ने पहले कभी उद्यम नहीं किया है। लेकिन उस पर और बाद में, आइए शो के स्टार के साथ अपना विश्लेषण शुरू करें: इंटेल का नया 14nm प्रोसेस नोड।
14nm नोड: दूसरी पीढ़ी का FinFET
यह मान लेना उचित प्रतीत हो सकता है कि एक प्रक्रिया नोड का संख्यात्मक पदनाम एक विशिष्ट आयाम (यानी 22nm नोड या 14nm नोड) को संदर्भित करता है। हालांकि शुरुआती पीढ़ियों में यह मामला था जहां माप ट्रांजिस्टर (आमतौर पर गेट) के सबसे छोटे हिस्से से मेल खाता था, यह संबंध अब आधुनिक नामकरण में मौजूद नहीं है।
पिछली पीढ़ी के नोड्स के सापेक्ष इसके औसत भौतिक पैमाने को इंगित करने के लिए डिज़ाइन किए गए सैद्धांतिक प्रतिनिधित्व के नाम पर आज के नोड्स का नाम दिया गया है। उदाहरण के लिए, यदि हम इंटेल के 22nm से 14nm नोड्स की तुलना करते हैं, तो हम पाते हैं कि ट्रांजिस्टर फिन पिच (फिन्स के बीच का स्थान) 60nm से 42nm तक कम हो गया है, ट्रांजिस्टर गेट पिच (आसन्न द्वार के किनारे के बीच का स्थान) 90nm से चला गया है। 70nm, और इंटरकनेक्ट पिच (इंटरकनेक्टिंग परतों के बीच न्यूनतम स्थान) 80nm से 52nm में बदल गया है। एक एसआरएएम मेमोरी सेल जो 22 एनएम नोड पर 108 वर्ग नैनोमीटर क्षेत्र लेता है, 14 एनएम नोड पर 59 एनएम 2 तक स्केल करता है।
वे आयाम 0.70x (ट्रांजिस्टर फिन पिच आकार) के स्केलिंग कारक से 0.54x (SRAM मेमोरी सेल क्षेत्र स्केलिंग) तक होते हैं। यदि आप संख्या 22 लेते हैं और इसे 0.64x से गुणा करते हैं तो आप लगभग 14 के साथ समाप्त हो जाते हैं, इसलिए यह कहना शायद उचित होगा कि इंटेल ने अपने 14nm प्रोसेस नोड को एक उपयुक्त संख्यात्मक पदनाम दिया है। वास्तव में, ब्रॉडवेल-वाई मरने का क्षेत्रफल हैसवेल-वाई मरने की तुलना में लगभग 63% कम है।
इंटेल का 22nm नोड कंपनी की पहली पीढ़ी का FinFET (जिसे ट्राई-गेट के रूप में भी जाना जाता है) ट्रांजिस्टर डिजाइन है। नई 14nm प्रक्रिया इंटेल की दूसरी पीढ़ी के FinFET का प्रतिनिधित्व करती है, जिसमें बेहतर घनत्व के लिए एक सख्त फिन पिच है। इसे लम्बे और पतले पंखों के साथ मिलाने से उच्च ड्राइव करंट और बेहतर ट्रांजिस्टर प्रदर्शन प्राप्त होता है। प्रति ट्रांजिस्टर फिन्स की संख्या तीन से घटाकर दो कर दी गई है, जिससे कैपेसिटेंस कम करते हुए घनत्व में भी सुधार होता है।
इंटेल के प्रतियोगी वर्तमान में MOSFET से FinFET ट्रांजिस्टर डिजाइन में संक्रमण कर रहे हैं, लेकिन कंपनी का दावा है कि जब तर्क क्षेत्र स्केलिंग की बात आती है तो इसमें प्रतिस्पर्धात्मक बढ़त होती है। TSMC और IBM गठबंधन से प्रकाशित जानकारी के आधार पर, और स्केलिंग फॉर्मूला (गेट पिच x मेटल पिच) का उपयोग करते हुए, Intel का दावा है कि TSMC के आगामी 16nm नोड में 20nm से अधिक लॉजिक एरिया स्केलिंग सुधार नहीं होता है और यह प्रतियोगिता अगले दो के लिए महत्वपूर्ण रूप से पीछे रहेगी। पीढ़ियाँ। बेशक यह सूत्र केवल एक मीट्रिक है, लेकिन यह हमें यह देखने के लिए उत्सुक करता है कि TSMC का 16nm नोड अगले वर्ष लागू होने के बाद कैसा प्रदर्शन करेगा। हमें यह भी आश्चर्य करना होगा कि क्या भौतिकी के नियम 10nm के तहत एक दुर्गम बाधा नहीं बनेंगे, जो प्रतियोगिता को इंटेल को पकड़ने के लिए कुछ समय दे सकता है। ऐसा कहकर, मूर’
आइए जल्दी से पैदावार पर ध्यान दें। जब इस विषय की बात आती है तो कोई भी सेमीकंडक्टर कंपनी पूरी तरह से पारदर्शी नहीं होती है, लेकिन इंटेल ने कुछ जानकारी साझा की है। सामान्य शब्दों में, इंटेल ने हमें बताया कि इसकी 22nm प्रक्रिया पिछली कुछ नोड पीढ़ियों की उच्चतम उपज का उत्पादन करती है, और यह कि 14nm ब्रॉडवेल SoC की उपज एक स्वस्थ सीमा में है और एक आशावादी दिशा में चल रही है। 2014 के अंत में अपेक्षित उपलब्धता के साथ, पहले उत्पाद योग्य हैं और वर्तमान में वॉल्यूम उत्पादन में हैं।
इन सबका सार यह है कि रिसाव, बिजली का उपयोग और प्रति ट्रांजिस्टर की लागत कम हो जाती है, जबकि पिछली पीढ़ी के नोड की तुलना में प्रति वाट प्रदर्शन और प्रदर्शन दोनों में वृद्धि होती है। जैसा कि हमने कहा, इसमें से कोई भी आश्चर्य की बात नहीं है, लेकिन यह हमेशा एक स्वागत योग्य बदलाव है, खासकर अगर यह नए उपयोग मॉडल को सक्षम करता है। यह तब चलन में आता है जब हम उन वास्तविक उत्पादों पर विचार करते हैं जिन्हें इंटेल 14nm नोड पर शिप करेगा। उन उत्पादों में से एक ब्रॉडवेल-वाई, अगली पीढ़ी की मोबाइल चिप है जिस पर इंटेल ने सबसे अधिक विवरण साझा किया है। हम इसके बारे में अगले पृष्ठ पर अधिक बात करेंगे, लेकिन आइए सामान्य वास्तुशिल्प सुधारों पर विचार करें जो पहले सभी ब्रॉडवेल-आधारित प्रोसेसर में लीवरेज किए जाएंगे।
ब्रॉडवेल अभिसरण कोर
इंटेल का दावा है कि ब्रॉडवेल हैसवेल पर कम से कम 5% आईपीसी की वृद्धि का दावा करता है। यह एक मामूली अंतर है, लेकिन आश्चर्य की बात नहीं है कि यह एक प्रक्रिया सुधार टिक है और एक नया आर्किटेक्चर टॉक नहीं है।
जैसे, सुधार ज्यादातर मौजूदा संसाधनों को बढ़ाने का परिणाम है, न कि उन्हें फिर से इंजीनियरिंग करने का। 14nm नोड घनत्व सुधार इंटेल को ट्रांजिस्टर जोड़ने के लिए और अधिक कमरे की अनुमति देने के लिए पर्याप्त सफल रहा, इसलिए उन्होंने किया: एक बड़ा आउट-ऑफ-ऑर्डर शेड्यूलर (इंटेल ने आकार अंतर निर्दिष्ट नहीं किया) तेजी से स्टोर-टू-लोड अग्रेषण में परिणाम देता है। L2 ट्रांसलेशन लुकसाइड बफर (TLB) को 1k से बढ़ाकर 1.5k एंट्री कर दिया गया है, और L2 का एक नया 1GB/16 एंट्री पेज जोड़ा गया है। एक दूसरा टीएलबी पेज मिस हैंडलर जोड़ा गया ताकि पेज वॉक अब समानांतर में किया जा सके।
फ्लोटिंग पॉइंट मल्टीप्लायर बहुत अधिक कुशल है, अब तीन घड़ी चक्रों में पूरा करने में सक्षम है जिसे पूरा करने के लिए हैसवेल पांच चक्र लेता है। ब्रॉडवेल में रेडिक्स-1,024 डिवाइडर भी है और वेक्टर इकट्ठा संचालन करने में कथित तौर पर तेज है। इंटेल यह भी दावा करता है कि शाखा की भविष्यवाणी और रिटर्न में सुधार हुआ है।
इन सामान्य क्षेत्रों के अलावा, कुछ विशिष्ट कार्यक्षमता को लक्षित किया गया था। क्रिप्टोग्राफी त्वरण निर्देशों में सुधार हुआ है, और वर्चुअलाइजेशन राउंड-ट्रिप तेज हैं। बेशक, इंटेल की प्राथमिकता सूची में बिजली के उपयोग में कमी अधिक है, और कंपनी का दावा है कि उसने केवल उन सुविधाओं पर ट्रांजिस्टर खर्च किए हैं जो न्यूनतम बिजली लागत के साथ प्रदर्शन जोड़ते हैं। अगले पृष्ठ पर, हम कुछ पावर गेटिंग और दक्षता अनुकूलन के बारे में अधिक जानेंगे जो इंटेल ने ब्रॉडवेल में लागू किया था।
