Aller au contenu

Présentation du nœud 14 nm d’Intel et du processeur Broadwell

    1651883942

    Le nœud 14 nm d’Intel et le cœur Broadwell

    Les étapes suivies par Intel pour mettre à jour ses processeurs sont bien documentées et un vieux chapeau à tous ceux qui suivent l’industrie des processeurs. C’est ce qu’on appelle la stratégie « tick-tock » de l’entreprise, où le tick représente un rétrécissement de nœud qui peut serrer plus de transistors dans une puce plus petite, suivi d’un tac qui indique une mise à jour importante de l’architecture. Cela se répète dans un cycle d’environ une cadence d’un an et demi. Le processeur Haswell 22 nm de l’année dernière était un tac, nous approchons donc rapidement de la prochaine tique : essentiellement une matrice Haswell rétrécie à 14 nm, cette tique est connue sous le nom de Broadwell.

    Si vous êtes déjà familiarisé avec cela, vous savez déjà ce que nous attendons des ticks d’Intel : des processeurs plus petits, une consommation d’énergie plus faible, des performances par watt plus élevées et des performances globales similaires par rapport au produit de la génération précédente. Cette attente ne devrait pas minimiser la réalisation autant que mettre en évidence la cohérence de l’entreprise au cours des dernières générations de produits. Ce qui peut vous surprendre, c’est que cette progression a abouti à un processeur Haswell-Y avec un TDP suffisamment bas pour permettre des boîtiers sans ventilateur de moins de 9 millimètres d’épaisseur. C’est une arène dans laquelle la marque Core d’Intel ne s’est jamais aventurée auparavant. Mais plus à ce sujet plus tard, commençons notre analyse avec la vedette du spectacle : le nouveau nœud de processus 14 nm d’Intel.

    Le nœud 14 nm : FinFET de 2e génération

    Il peut sembler raisonnable de supposer que la désignation numérique d’un nœud de processus fait référence à une dimension spécifique (c’est-à-dire le nœud 22 nm ou le nœud 14 nm). Alors que c’était le cas dans les premières générations où la mesure correspondait à la plus petite partie du transistor (généralement la grille), cette relation n’existe plus dans la nomenclature moderne.

    Les nœuds d’aujourd’hui portent le nom d’une représentation théorique conçue pour indiquer son échelle physique moyenne par rapport aux nœuds de la génération précédente. Par exemple, si nous comparons les nœuds 22 nm à 14 nm d’Intel, nous constatons que le pas des ailettes du transistor (l’espace entre les ailettes) a été réduit de 60 nm à 42 nm, le pas de la grille du transistor (l’espace entre le bord des grilles adjacentes) est passé de 90 nm à 70 nm, et le pas d’interconnexion (l’espace minimum entre les couches d’interconnexion) est passé de 80 nm à 52 nm. Une cellule de mémoire SRAM qui occupe 108 nanomètres carrés de surface sur le nœud 22 nm se réduit à 59 nm2 sur le nœud 14 nm.

    Ces dimensions vont d’un facteur de mise à l’échelle de 0,70x (la taille du pas des ailettes du transistor) à 0,54x (mise à l’échelle de la zone des cellules de mémoire SRAM). Si vous prenez le nombre 22 et que vous le multipliez par 0,64x, vous obtenez environ 14, il est donc probablement juste de dire qu’Intel a attribué une désignation numérique appropriée à son nœud de processus de 14 nm. En fait, la matrice Broadwell-Y a environ 63 % moins de surface que la matrice Haswell-Y.

    Le nœud 22 nm d’Intel est la conception de transistor FinFET (également connu sous le nom de Tri-Gate) de première génération de la société. Le nouveau processus 14 nm représente le FinFET de deuxième génération d’Intel, avec un pas d’ailette plus serré pour une densité améliorée. En combinant cela avec des ailettes plus hautes et plus fines, on obtient un courant de commande plus élevé et de meilleures performances de transistor. Le nombre d’ailettes par transistor a été réduit de trois à deux, ce qui améliore également la densité tout en réduisant la capacité.

    Les concurrents d’Intel sont actuellement en train de passer des conceptions de transistors MOSFET à FinFET, mais la société affirme qu’elle a un avantage concurrentiel en matière de mise à l’échelle de la zone logique. Sur la base des informations publiées par TSMC et l’alliance IBM, et en utilisant la formule de mise à l’échelle (pas de porte x pas de métal), Intel affirme que le prochain nœud 16 nm de TSMC n’apporte aucune amélioration de la mise à l’échelle de la zone logique au-delà de 20 nm et que la concurrence suivra de manière significative pour les deux prochains générations. Bien sûr, cette formule n’est qu’une métrique, mais elle nous rend curieux de voir comment le nœud 16 nm de TSMC fonctionnera une fois qu’il sera mis en œuvre l’année prochaine. Il faut aussi se demander si les lois de la physique ne deviendront pas une barrière infranchissable sous 10nm, ce qui laissera peut-être un peu de temps à la concurrence pour rattraper Intel. Cela dit, Moore’

    Abordons rapidement les rendements. Aucune société de semi-conducteurs n’est complètement transparente sur ce sujet, mais Intel a partagé quelques informations. De manière générale, Intel nous a dit que son processus 22 nm produit le rendement le plus élevé des dernières générations de nœuds, et que le rendement du SoC Broadwell 14 nm se situe dans une fourchette saine et tend dans une direction optimiste. Les premiers produits sont qualifiés et actuellement en production en volume, avec une disponibilité prévue fin 2014.

    Le but de tout cela est que les fuites, la consommation d’énergie et le coût par transistor sont réduits, tandis que les performances et les performances par watt sont augmentées par rapport au nœud de la génération précédente. Comme nous l’avons dit, rien de tout cela n’est une surprise, mais c’est toujours un changement bienvenu, surtout s’il permet de nouveaux modèles d’utilisation. Cela entre en jeu lorsque nous considérons les produits réels qu’Intel expédiera sur le nœud 14 nm. L’un de ces produits est Broadwell-Y, la puce mobile de nouvelle génération sur laquelle Intel a partagé le plus de détails. Nous en reparlerons à la page suivante, mais considérons d’abord les améliorations architecturales générales qui seront exploitées sur tous les processeurs basés sur Broadwell.

    Le noyau convergé de Broadwell

    Intel affirme que Broadwell bénéficie d’une augmentation d’au moins 5 % de l’IPC par rapport à Haswell. C’est une différence mineure, mais pas vraiment surprenante étant donné qu’il s’agit d’un processus d’amélioration et non d’une nouvelle architecture.

    En tant que telles, les améliorations sont principalement le résultat du renforcement des ressources existantes, et non de leur réingénierie. L’amélioration de la densité de nœuds de 14 nm a été suffisamment réussie pour permettre à Intel de disposer de plus d’espace pour ajouter des transistors, ce qu’ils ont fait : un planificateur hors service plus important (Intel n’a pas précisé la différence de taille) se traduit par un transfert plus rapide du stockage au chargement. Le tampon de recherche de traduction L2 (TLB) a été augmenté de 1 000 à 1,5 000 entrées, et une nouvelle page d’entrée de 1 Go/16 de L2 a été ajoutée. Un deuxième gestionnaire d’absence de page TLB a été ajouté afin que les parcours de page puissent désormais être effectués en parallèle.

    Le multiplicateur à virgule flottante est beaucoup plus efficace, maintenant capable d’accomplir en trois cycles d’horloge ce qui prend cinq cycles à Haswell. Broadwell possède également un diviseur de base 1 024 et est censé être plus rapide pour effectuer des opérations de collecte de vecteurs. Intel affirme également que les prédictions de branche et les retours sont améliorés.

    Outre ces domaines généraux, certaines fonctionnalités spécifiques ont été ciblées. Les instructions d’accélération de la cryptographie sont améliorées et les allers-retours de virtualisation sont plus rapides. Bien sûr, la réduction de la consommation d’énergie figure en bonne place sur la liste des priorités d’Intel, et la société affirme qu’elle n’a dépensé des transistors que pour les fonctionnalités qui ajoutent des performances avec un coût d’alimentation minimal. Sur la page suivante, nous en apprendrons plus sur certaines des optimisations de gestion de puissance et d’efficacité qu’Intel a mises en œuvre dans Broadwell.

    0 0 votes
    Rating post
    S’abonner
    Notification pour
    guest
    0 comments
    Commentaires en ligne
    Afficher tous les commentaires
    0
    Nous aimerions avoir votre avis, veuillez laisser un commentaire.x