Intels 14nm Node und der Broadwell Core
Die Schritte, die Intel unternimmt, um seine Prozessoren zu aktualisieren, sind gut dokumentiert und für jeden, der die CPU-Industrie verfolgt, ein alter Hut. Es wird als „Tick-Tock“-Strategie des Unternehmens bezeichnet, bei der das Tick eine Knotenverkleinerung darstellt, die mehr Transistoren in einen kleineren Chip quetschen kann, gefolgt von einem Tack, das auf ein signifikantes Architektur-Update hinweist. Dies wiederholt sich in einem Zyklus von etwa eineinhalb Jahren Kadenz. Der 22-nm-Haswell-Prozessor des letzten Jahres war ein Tock, also nähern wir uns schnell dem nächsten Tick: im Wesentlichen ein Haswell-Die, der auf 14 nm schrumpft, dieser Tick ist als Broadwell bekannt.
Wenn Sie damit bereits vertraut sind, wissen Sie bereits, was wir von Intels Ticks erwarten: kleinere Prozessoren, geringerer Stromverbrauch, höhere Leistung pro Watt und eine ähnliche Gesamtleistung im Vergleich zum Produkt der vorherigen Generation. Diese Erwartung sollte die Leistung nicht schmälern, sondern die Beständigkeit des Unternehmens über die letzten paar Produktgenerationen hervorheben. Was Sie vielleicht überraschen wird, ist, dass dieser Fortschritt zu einem Haswell-Y-Prozessor mit einer TDP geführt hat, die niedrig genug ist, um lüfterlose Gehäuse mit einer Dicke von weniger als 9 Millimetern zu ermöglichen. Das ist eine Arena, in die sich Intels Core-Marke noch nie zuvor gewagt hat. Aber dazu später mehr, beginnen wir unsere Analyse mit dem Star der Show: Intels neuem 14-nm-Prozessknoten.
Der 14-nm-Knoten: FinFET der 2. Generation
Es mag vernünftig erscheinen, anzunehmen, dass sich die numerische Bezeichnung eines Prozessknotens auf eine bestimmte Dimension bezieht (z. B. den 22-nm-Knoten oder den 14-nm-Knoten). Während dies in frühen Generationen der Fall war, als die Messung dem kleinsten Teil des Transistors (normalerweise dem Gate) entsprach, existiert diese Beziehung in der modernen Nomenklatur nicht mehr.
Die heutigen Knoten sind nach einer theoretischen Darstellung benannt, die darauf ausgelegt ist, ihre durchschnittliche physikalische Größe im Vergleich zu Knoten der vorherigen Generation anzugeben. Wenn wir beispielsweise Intels 22-nm- mit 14-nm-Knoten vergleichen, stellen wir fest, dass der Transistor-Fin-Pitch (der Abstand zwischen den Finnen) von 60 nm auf 42 nm und der Transistor-Gate-Pitch (der Abstand zwischen den Kanten benachbarter Gates) von 90 nm auf gestiegen ist 70 nm, und der Verbindungsabstand (der Mindestabstand zwischen Verbindungsschichten) wurde von 80 nm auf 52 nm geändert. Eine SRAM-Speicherzelle, die auf dem 22-nm-Knoten eine Fläche von 108 Quadratnanometern einnimmt, wird auf dem 14-nm-Knoten auf 59 nm2 herunterskaliert.
Diese Abmessungen reichen von einem Skalierungsfaktor von 0,70x (die Transistorflossenabstandsgröße) bis 0,54x (Skalierung der SRAM-Speicherzellenfläche). Wenn Sie die Zahl 22 nehmen und mit 0,64x multiplizieren, erhalten Sie am Ende etwa 14, also kann man wohl sagen, dass Intel seinem 14-nm-Prozessknoten eine angemessene numerische Bezeichnung zugewiesen hat. Tatsächlich hat der Broadwell-Y-Chip etwa 63 % weniger Fläche als der Haswell-Y-Chip.
Intels 22-nm-Knoten ist das FinFET-Transistordesign der ersten Generation (auch bekannt als Tri-Gate) des Unternehmens. Der neue 14-nm-Prozess repräsentiert Intels FinFET der zweiten Generation mit einem engeren Rippenabstand für eine verbesserte Dichte. Die Kombination mit höheren und dünneren Lamellen führt zu einem höheren Treiberstrom und einer besseren Transistorleistung. Die Anzahl der Finnen pro Transistor wurde von drei auf zwei reduziert, was auch die Dichte verbessert und gleichzeitig die Kapazität senkt.
Die Konkurrenten von Intel stellen derzeit von MOSFET- auf FinFET-Transistordesigns um, aber das Unternehmen behauptet, dass es einen Wettbewerbsvorteil hat, wenn es um die Skalierung von Logikbereichen geht. Basierend auf veröffentlichten Informationen von TSMC und der IBM-Allianz und unter Verwendung der Skalierungsformel (Gate-Pitch x Metal-Pitch) behauptet Intel, dass der kommende 16-nm-Knoten von TSMC keine Verbesserung der Logikbereichsskalierung über 20 nm erbringt und dass die Konkurrenz für die nächsten beiden deutlich hinterherhinken wird Generationen. Natürlich ist diese Formel nur eine Metrik, aber sie macht uns neugierig, wie sich der 16-nm-Knoten von TSMC nach seiner Implementierung im nächsten Jahr verhalten wird. Wir müssen uns auch fragen, ob die Gesetze der Physik unter 10nm nicht zu einer unüberwindbaren Barriere werden, was der Konkurrenz etwas Zeit geben könnte, um zu Intel aufzuschließen. Nachdem ich das gesagt habe, Moore ‚
Lassen Sie uns kurz auf die Renditen eingehen. Kein Halbleiterunternehmen ist völlig transparent, wenn es um dieses Thema geht, aber Intel hat ein paar Leckerbissen an Informationen weitergegeben. Allgemein sagte uns Intel, dass sein 22-nm-Prozess die höchste Ausbeute der letzten Node-Generationen liefert und dass die Ausbeute des 14-nm-Broadwell-SoC in einem gesunden Bereich liegt und in eine optimistische Richtung tendiert. Die ersten Produkte sind qualifiziert und befinden sich derzeit in der Serienproduktion, mit voraussichtlicher Verfügbarkeit Ende 2014.
Der springende Punkt bei all dem ist, dass Leckage, Stromverbrauch und die Kosten pro Transistor reduziert werden, während sowohl die Leistung als auch die Leistung pro Watt im Vergleich zum Knoten der vorherigen Generation erhöht werden. Wie gesagt, nichts davon ist eine Überraschung, aber es ist immer eine willkommene Abwechslung, besonders wenn es neue Nutzungsmodelle ermöglicht. Das kommt ins Spiel, wenn wir die tatsächlichen Produkte betrachten, die Intel auf dem 14-nm-Knoten ausliefern wird. Eines dieser Produkte ist Broadwell-Y, der Mobilchip der nächsten Generation, über den Intel die meisten Details mitgeteilt hat. Wir werden auf der nächsten Seite mehr darüber sprechen, aber lassen Sie uns zuerst die allgemeinen architektonischen Verbesserungen betrachten, die für alle Broadwell-basierten Prozessoren genutzt werden.
Der Broadwell Converged Core
Intel behauptet, dass Broadwell eine IPC-Steigerung von mindestens 5 % gegenüber Haswell aufweist. Das ist ein kleiner Unterschied, aber keine große Überraschung, wenn man bedenkt, dass es sich um einen Prozessverbesserungs-Tick und nicht um einen neuen Architektur-Tick handelt.
Daher sind die Verbesserungen hauptsächlich das Ergebnis der Stärkung vorhandener Ressourcen und nicht ihrer Umgestaltung. Die Verbesserung der 14-nm-Knotendichte war erfolgreich genug, um Intel mehr Platz zum Hinzufügen von Transistoren zu geben, also taten sie es: Ein größerer Out-of-Order-Scheduler (Intel hat den Größenunterschied nicht angegeben) führt zu einer schnelleren Store-to-Load-Weiterleitung. Der L2 Translation Lookaside Buffer (TLB) wurde von 1.000 auf 1,5.000 Einträge erhöht, und eine neue 1 GB/16-Eintragsseite von L2 wurde hinzugefügt. Ein zweiter TLB-Page-Miss-Handler wurde hinzugefügt, sodass Page-Walks nun parallel durchgeführt werden können.
Der Fließkomma-Multiplikator ist viel effizienter und kann jetzt in drei Taktzyklen erreichen, wofür Haswell fünf Zyklen benötigt. Broadwell hat auch einen Radix-1.024-Teiler und ist angeblich schneller bei der Durchführung von Vektorsammeloperationen. Intel behauptet auch, dass Verzweigungsvorhersagen und Renditen verbessert werden.
Abgesehen von diesen allgemeinen Bereichen wurden einige spezifische Funktionen ins Visier genommen. Die Anweisungen zur Kryptografiebeschleunigung wurden verbessert und Virtualisierungs-Roundtrips sind schneller. Natürlich steht die Reduzierung des Stromverbrauchs ganz oben auf der Prioritätenliste von Intel, und das Unternehmen behauptet, dass es nur Transistoren für die Funktionen ausgegeben hat, die die Leistung bei minimalen Stromkosten erhöhen. Auf der nächsten Seite erfahren wir mehr über einige der Power-Gating- und Effizienzoptimierungen, die Intel in Broadwell implementiert hat.
